1、根据芯片规格，负责整体Floor Plan布局；2、跟踪维护相关工艺规则文件及库文件的更新；3、模拟或数模混合信号电路模块级的版图设计；4、与电路工程师合作，实现电路性能、面积和寄生等优化；5、完成版图物理验证，包括DRC、LVS、ANT等，完成寄生参数提取；6、Tapeout流程及JDV检查，编写版图设计报告；7、参与提供封装设计所需的芯片信息任职资格1、***本科及以上学历，电子类相关专业；2、3年以上版图设计工作经验，有实际tape out经验；3、良好的沟通能力，积极主动的合作参与精神；4、熟悉半导体工艺以及器件结构，了解典型失效原理以及版图方面的预防对策；5、熟练使用EDA工具，深度理解Foundry厂文件语法者优先；5、熟悉后端设计流程者优先。 职能类别：版图设计工程师