应届毕业生
本科
2025-07-07 12:42:54
379人关注
职位描述
该职位还未进行加V认证，请仔细了解后再进行投递！
工作职责:
1、负责自主开发的数字IP逻辑设计；
2、负责编写IP规格书、模块划分和架构说明书、详细设计说明书；
3、负责编写RTL级源代码，静态检查设计规则，综合评估设计指标，模块测试；
4、负责IP交付相关流程；
5、配合算法开发、SoC测试、驱动开发、系统集成工作。
任职资格:
1、统招本科及以上学历；工作经验1~2年；有数字集成电路设计经验，视频图像从业经验更佳；
2、熟练掌握Verilog，懂SystemVerilog更佳；
3、掌握ASIC开发流程，了解SoC体系、前后端流程，有FPGA设计经验更佳；
4、有ISP等图像处理经历更佳；
5、良好的英语能力。
1、负责自主开发的数字IP逻辑设计；
2、负责编写IP规格书、模块划分和架构说明书、详细设计说明书；
3、负责编写RTL级源代码，静态检查设计规则，综合评估设计指标，模块测试；
4、负责IP交付相关流程；
5、配合算法开发、SoC测试、驱动开发、系统集成工作。
任职资格:
1、统招本科及以上学历；工作经验1~2年；有数字集成电路设计经验，视频图像从业经验更佳；
2、熟练掌握Verilog，懂SystemVerilog更佳；
3、掌握ASIC开发流程，了解SoC体系、前后端流程，有FPGA设计经验更佳；
4、有ISP等图像处理经历更佳；
5、良好的英语能力。
注：联系我时，请说是在宝安人才网上看到的。
工作地点
地址：上海徐汇区宜山路717号2号楼6楼
求职提示：用人单位发布虚假招聘信息，或以任何名义向求职者收取财物（如体检费、置装费、押金、服装费、培训费、身份证、毕业证等），均涉嫌违法，请求职者务必提高警惕。
职位发布者
HR
上海富瀚微电子股份有限公司
-
电子·微电子
-
公司规模未知
-
私营·民营企业
-
上海上海徐汇区上海市徐汇区华鑫中心2号楼(宜山路717号)6楼
